

PONTIFÍCIA UNIVERSIDADE CATÓLICA DE CAMPINAS

Engenharia de Computação
Projetos de Sistemas Digitais – Prática
Prof. Leonardo Rezende Costa

LABORATÓRIO 09

Registrador de 4 bits com Display de 7 Segmentos

Aluno: **João Paulo Nunes Andrade**

RA: **25002703**

Hardware: **Altera DE2-115 (Cyclone IV EP4CE115F29C7)**

1. Introdução

O objetivo deste laboratório é sintetizar, na FPGA Altera DE2-115, um registrador de 4 bits construído com flip-flops D sensíveis à borda de subida do clock. O valor armazenado deve ser exibido no display de 7 segmentos HEX1 em notação hexadecimal (0 a F). A entrada do dado é feita pelas chaves SW[3..0] e o enable pelo SW[4].

O circuito é composto por dois blocos principais: o bloco sequencial (o registrador em si) e um bloco combinacional (decodificador hex→7seg). Cada bloco foi implementado em um process separado, seguindo boas práticas de descrição RTL em VHDL.

2. Lógica e Álgebra Booleana

2.1 Flip-flop D com Enable

O flip-flop D captura o sinal de entrada D na borda de subida do clock, condicionado ao sinal de enable. A equação de próximo estado é:

$$Q^+ = EN \cdot D + EN' \cdot Q$$

Quando $EN = 1$, $Q^+ = D$ (atualiza). Quando $EN = 0$, $Q^+ = Q$ (retém). Para 4 bits, cada bit Q_i segue essa mesma equação independentemente, usando o mesmo enable e o mesmo clock.


2.2 Tabela Verdade – Flip-flop D com Enable (1 bit)

CLK (borda)	EN	D	Q atual	Q ⁺
↑	0	X	Q	Q
↑	1	0	X	0
↑	1	1	X	1

2.3 Tabela Verdade – Decodificador Hex → 7 Segmentos

Os segmentos são nomeados a–g conforme a figura padrão de display de 7 segmentos. O display na DE2-115 é ativo baixo: nível lógico 0 acende o segmento e 1 apaga. As saídas na tabela abaixo são os valores de HEX1(0) a HEX1(6) = a, b, c, d, e, f, g respectivamente.

Legenda dos segmentos:



D3	D2	D1	D0	a	b	c	d	e	f	g	HEX
0	0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	0	1	1	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	1	0	1	1	9
1	0	1	0	1	1	1	0	1	1	1	A
1	0	1	1	0	0	1	1	1	1	1	b
1	1	0	0	1	0	0	1	1	1	0	C
1	1	0	1	0	1	1	1	1	0	1	d
1	1	1	0	1	0	0	1	1	1	1	E
1	1	1	1	1	0	0	0	0	1	1	F

2.4 Simplificação Booleana dos Segmentos

Como o circuito possui 16 combinações de entrada (4 bits), a simplificação via Mapa de Karnaugh (4×4) foi aplicada a cada segmento. Abaixo estão as expressões mínimas obtidas, expressas em lógica ativo-alto (S=1 significa segmento aceso). A saída do hardware é S' (negada), pois o display é ativo baixo.

Segmento a:

$$S_a = D_3'D_2'D_1'D_0' + D_3'D_2D_1'D_0 + D_3D_2'D_1D_0 + D_3D_2D_1'D_0 + \dots$$

Pelo alto número de mintermos (12 de 16 entradas ligam o segmento a), a implementação como case/when no VHDL já representa a forma simplificada de forma direta. Os Mapas de Karnaugh para cada segmento foram traçados confirmando os padrões do display padrão, e a correspondência com as expressões conhecidas.

A tabela a seguir resume os segmentos acesos (=1, ativo alto) para cada dígito:

HEX	a	b	c	d	e	f	g	HEX2	a2	b2	g2
0	1	1	1	1	1	1	0	8	1	1	1
1	0	1	1	0	0	0	0	9	1	1	1
2	1	1	0	1	1	0	1	A	1	1	1
3	1	1	1	1	0	0	1	b	0	0	1
4	0	1	1	0	0	1	1	C	1	0	0
5	1	0	1	1	0	1	1	d	0	1	1
6	1	0	1	1	1	1	1	E	1	0	0
7	1	1	1	0	0	0	0	F	1	0	0

3. Relatório Técnico

3.1 Procedimento

O desenvolvimento seguiu a divisão natural do circuito em dois blocos distintos. O primeiro *process* responde apenas ao *CLOCK_50* e implementa os quatro flip-flops D com enable compartilhado. Na borda de subida, se *SW(4) = '1'*, os bits *SW[3..0]* são capturados em *reg_q*. Caso contrário, *reg_q* mantém o estado; Sendo esse o comportamento esperado de uma unidade de memória.

O segundo bloco é puramente combinacional: um *case/when* de 16 entradas que converte o valor de *reg_q* para os padrões corretos de ativação dos segmentos do HEX1. Todos os 16 casos foram cobertos explicitamente (0 a E) e o *when others* trata o dígito F, garantindo que não há condição não coberta que geraria memória não-intencional.

A atribuição de pinos foi feita via arquivo *.qsf* do Quartus II, seguindo o pin planner da DE2-115:

Sinal VHDL	Pino FPGA	Recurso físico
CLOCK_50	Y2	Oscilador 50 MHz
SW[0..3]	AB28..AB25	Chaves 0-3
SW[4]	AC28	Chave 4 (enable)
HEX1[0..6]	V21..U20	Display HEX1

3.2 Resultados

Na placa, o comportamento observado foi o esperado: com *SW[4] = 0* (enable desligado), alterar as chaves *SW[3..0]* não provoca mudança no display. O dígito exibido permanece congelado até que *SW[4]* seja levado a 1 e ocorra uma nova borda de subida do clock.

Com *SW[4] = 1* e as chaves variando, o display atualiza a cada ciclo de clock (50 MHz), o que na prática parece imediato para o observador humano. Todos os 16 símbolos hexadecimais (0–F) foram verificados individualmente, confirmando a correta correspondência com os padrões de segmentos da tabela verdade.

O decodificador funcionou corretamente em todos os casos. Não houve display apagado ou com segmentos incorretos. O símbolo *b* (minúsculo, diferenciado do *s*) e o *a* (minúsculo) foram gerados conforme a convenção padrão de displays hexadecimais.

3.3 Análise

A separação em dois blocos *process* foi fundamental. Misturá-los num único bloco sequencial forçaria o decodificador a depender do clock, transformando o que é lógica combinacional pura em algo com comportamento de memória. Isso desperdiçaria recursos de roteamento e poderia introduzir glitches visuais no display.

O enable foi implementado dentro do bloco sensível à borda e não como condição de sensibilidade do process. Devido a isto, o process reage apenas ao clock, e a decisão de atualizar ou não *reg_q* é tomada internamente pela condição *if sw(4) = '1'*. Colocar o enable na lista de sensibilidade geraria um latch, não um flip-flop.

A síntese no Quartus II confirmou a estrutura esperada, quatro flip-flops D seguidos por lógica combinacional de decodificação, sem inferência de memória não intencional evidenciado pelo relatório de compilação sem warnings de *latch inferred*.

4. Conclusão

O circuito foi sintetizado com sucesso na DE2-115 e operou conforme especificado. A implementação reforça dois conceitos centrais de projeto digital em VHDL: a correta separação entre blocos sequenciais e combinacionais, e a necessidade de cobrir todos os casos de um bloco combinacional para evitar inferência de latches.

O registrador de 4 bits com enable funcionou como esperado e o decodificador exibiu corretamente todos os 16 dígitos hexadecimais.